

режима импульсом от кнопки «Цикл» устанавливается в «1» триггер флага интерфейса вывода из ЭВМ. Машина, проверив триггер флага и определив, что он находится в «1», переходит к подпрограмме, обслуживающей ЗУ, т. е. извлекает из первой ячейки массива слово, передает его через интерфейс вывода на входы И<sub>11</sub> регистра ЗУ, переходит ко второй ячейке и переносит ее содержимое на втором такте в ЗУ, причем на каждом такте на И<sub>9</sub> от интерфейса вывода из ЭВМ подается счетный импульс, который далее поступает на вход ФК<sub>1</sub>. Повторив эту операцию 90 раз, ЭВМ сбрасывает в «0» триггер флага интерфейса вывода из ЭВМ и заканчивает работу с ЗУ, которое переходит в режим воспроизведения.

**Режим записи из ЗУ в ЭВМ.** Сначала ЗУ находится в режиме воспроизведения. Поскольку запись в ЭВМ необходимо начать с первого отсчета, схема управления установкой триггера флага интерфейса ввода в ЭВМ выделяет первый после нажатия кнопки «Цикл» такт счетчика, соответствующий появлению на выходах регистра первого отсчета, и устанавливает триггер флага ввода в ЭВМ в «1». ЭВМ проверяет состояние триггера флага и, если он находится в «1», переносит данные из регистра в интерфейс ввода, а затем в начальную ячейку массива в памяти, после чего сбрасывает в «0» триггер флага. По импульсу ГТИ на выходах регистра появляется новый отсчет, счетчик отсчетов засчитывает единицу, триггер флага устанавливается в «1» и процесс повторяется аналогично. После занесения в ЭВМ 90-го отсчета схема управления триггером флага ввода сбрасывается импульсом выполнения счетчика в «0» и до нового нажатия кнопки «Цикл» повторение цикла записи в ЭВМ исключается. Частота ГТЧ, импульсы которого поступают в этом режиме на вход ФК<sub>1</sub>, выбирается такой, чтобы с одной стороны, ЭВМ успела выполнить все операции, связанные с выполнением подпрограммы записи слов из ЗУ, но, с другой стороны, достаточной для того, чтобы динамический регистр еще не «забывал» информацию. Узлы С<sub>1</sub> и С<sub>2</sub> служат для согласования уровней логических микросхем и регистров Р.

При разработке особое внимание было удалено удобству действий оператора при работе с ЗУ. Управление ЗУ производится с помощью тумблеров «АЦП/ЭВМ», «Запись — воспроизведение» и кнопки «Цикл». Кроме них, на переднюю панель выведена лампа для сигнализации режима воспроизведения.

Из узлов устройства управления следует упомянуть еще о счетчике отсчетов и формирователях ФК<sub>5</sub> и ФК<sub>6</sub>. Счетчик выполнен с групповым переносом, так как к нему предъявляется требование быстрой установки в «0» из любого промежуточного состояния. Формирователи ФК<sub>5</sub> и ФК<sub>6</sub>, преобразующие уровни 0 В и +3 В в уровни 0 В и -27 В, должны обеспечивать два крутых фронта при работе на емкостную нагрузку. Для этой цели хорошо подходит схема, изображенная на рис. 4.

Разработанное ЗУ имеет следующие параметры: число слов 90, число разрядов в слове 8. Частота ввода данных от АЦП в ЗУ до 1 МГц. Частота вывода отсчетов из ЗУ на монитор 50 кГц (эта частота может быть уменьшена до 100 Гц). Частота обмена данными между ЗУ и ЭВМ определяется длиной подпрограммы обмена и составляет 50 кГц.

Конструктивно ЗУ смонтировано на стеклотекстолитовой плате размером 200×200, укрепленной в каркасе размером 40×240×400.

Поступило в редакцию 16 октября 1972 г.





Рис. 4.

УДК 681.325.55

В. П. ШУПОВ  
(Кривой Рог)

### ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА В ПОСЛЕДОВАТЕЛЬНОСТЬ ИМПУЛЬСОВ

Для согласования цифровых управляющих и вычислительных устройств с исполнительными элементами возникает необходимость в преобразовании результатов вычислений, заданных цифровым параллельным кодом, в последовательность импульсов. При этом количество импульсов последовательного кода равно количеству разрядов преобразуемого двоичного кода; единице в разряде параллельного кода соответствует импульс



одной полярности, а нуль — противоположной. Положительные импульсы генерируются на одном выходе преобразователя, а отрицательные — на другом.

Известный преобразователь, работающий с соблюдением указанных условий, описан в [1]. Недостатком такого преобразователя является его относительная сложность, заключающаяся как в большом количестве логических элементов, так и в сложности функциональных связей элементов преобразователя между собой. Разработан преобразователь двоичного параллельного кода в последовательность импульсов [2], отличающийся функциональной простотой и высокой технологичностью за счет того, что разряды преобразователя имеют совершенно идентичную схему. На рисунке приведена логическая схема предлагаемого преобразователя применительно к  $k$ -разрядному коду.

Преобразуемый код  $A$  фиксируется регистром, состоящим из триггеров  $T_1 - T_k$ . В общем виде этот код можно представить следующим образом:

$$A = A_1, A_2, A_3, \dots, A_n, \dots, A_k,$$

где  $k$  — количество двоичных разрядов;  $n$  — номер произвольно взятого разряда ( $1 \leq n \leq k$ ). Значение  $n$ -го разряда определяется известным выражением

$$A_n = a_n 2^{n-1}.$$

При этом  $a_n$  может принимать значение  $a_n = a'_n = 1$  или  $a_n = a_n^0 = 0$ . Согласно условиям работы преобразователя, приведенным выше, число импульсов положительной полярности на выходе преобразователя, равное количеству разрядов параллельного кода, содержащих единицу, и число импульсов отрицательной полярности, равное количеству разрядов, содержащих ноль, соответственно составляют:

$$N_+ = \sum_{n=1}^k a'_n \quad \text{и} \quad N_- = \sum_{n=1}^k a_n^0.$$

Можно отметить, что  $N_-$  является дополнением  $N_+$  до  $k$ , т. е.  $N_- = k - N_+$ .

Необходимым и достаточным условием начала преобразования является изменение входного кода хотя бы в одном разряде. Это означает, что при изменении этого кода преобразователь автоматически генерирует последовательность импульсов, соответствующую новому значению кода. Поэтому время преобразования  $T$  ограничивается максимально возможной частотой изменения входного кода  $f_{\max}$

$$T < 1/f_{\max}.$$

Возможен запуск преобразователя по команде «Пуск». Выходной сигнал с любого из триггеров регистра  $T_1 - T_k$  через соответствующие дифференцирующую цепь ДЦ и разделительную схему ИЛИ поступает на линию задержки ЛЗ младшего разряда. Пройдя линию задержки с временным сдвигом  $\tau$ , сигнал вызывает (в зависимости от состояния триггера разряда) срабатывание одной из двух схем совпадения И и возбуждает линию задержки следующего разряда, работающего аналогично. Импульсы совпадения со схемой И, если в разряде была записана единица, суммируются на схеме ИЛИ<sub>2</sub>, образуя на ее выходе последовательность импульсов положительной полярности, или, если в разряде был записан нуль, на схеме ИЛИ<sub>3</sub>, образуя на выходе подключенного к ней инвертора Инв последовательность импульсов отрицательной полярности.

Время задержки импульса на ЛЗ определяется соотношением

$$\tau = \frac{T}{k} = \frac{1}{kf_{\max}}.$$

При этом частота следования импульсов на выходе преобразователя равна

$$f = \frac{1}{\tau} = f_{\max} k.$$

Логические выражения того, что  $n$ -й импульс выходного частотно-импульсного кода будет положительной ( $U_n^+$ ) или отрицательной ( $U_n^-$ ) полярности, следующие:

$$U_n^+ = a_n' \left\{ \bigvee_{i=1}^{n-1} [a_i' (a_i^0)_{-\tau} \vee a_i^0 (a_i')_{-\tau}] \vee (a_n^0)_{-\tau} \bigvee_{i=n+1}^k [a_i' (a_i^0)_{-\tau} \vee a_i^0 (a_i')_{-\tau}] \right\};$$
$$U_n^- = a_n^0 \left\{ \bigvee_{i=1}^{n-1} [a_i' (a_i^0)_{-\tau} \vee a_i^0 (a_i')_{-\tau}] \vee (a_n^0)_{-\tau} \bigvee_{i=n+1}^k [a_i' (a_i^0)_{-\tau} \vee a_i^0 (a_i')_{-\tau}] \right\}.$$

Индекс  $\tau$  показывает, что значение функции необходимо брать во время предшествующего такта.

При нормальной работе преобразователя выходной импульс за каждым тактом  $\tau$  может появиться лишь на одном выходе. Отсутствие импульса вообще или возникновение его на обоих выходах является аварийной ситуацией, фиксация которой может быть применена для самоконтроля работы схемы. Логическое выражение для сигнала неисправности имеет вид

$$H = [U_n^+ U_n^- \vee (\overline{U_n^+} \vee \overline{U_n^-})] \tau_n,$$

где  $\tau_n$  — тактирующий сигнал, возникающий на выходе  $n$ -й линии задержки.

## ЛИТЕРАТУРА

1. В. П. Винничкий. Преобразователь цифрового кода в последовательность импульсов. — Механизация и автоматизация управления, 1967, № 1.
2. В. П. Шупов. Преобразователь цифрового кода в последовательность импульсов. Авторское свидетельство № 285346. — ОИПОТЗ, 1970, № 33.

Поступило в редакцию 14 октября 1971 г.,  
окончательный вариант — 26 мая 1972 г.

УДК 621.374.32

В. К. ПЕТУНИН  
(Новосибирск)

## СЧЕТЧИК ИМПУЛЬСОВ С ДИНАМИЧЕСКОЙ ИНДИКАЦИЕЙ

Среди динамических методов индикации счетчиков наибольшее распространение получили метод досчета [1] и метод, использующий фазоимпульсное представление информации [2]. Метод досчета проще, но он требует разделения во времени процесса счета и индикации, что в ряде случаев является препятствием к использованию его.

На рисунке показана схема счетчика, выполненная по методу досчета, в которой не требуется разделения счета и индикации, поскольку досчет производится между счетными импульсами.

От генератора тактовых импульсов ГТ в генератор чисел ГЧ, синхронизатор С, декады  $D_1, D_2, \dots, D_k$  и динамический триггер ДТ непрерывно поступают тактовые импульсы. ДТ включается импульсом с нулевого и выключается импульсом с девятого выхода ГЧ. С выхода ДТ десять импульсов досчета подаются на входы декад. Импульсы переполнения с выхода декад поступают на входы анодных ключей  $AK_1, AK_2, \dots, AK_k$  цифровых индикаторных ламп. Одноименные катоды этих ламп соединены параллельно и через катодные ключи  $K_0, K_1, \dots, K_9$  подключены к ГЧ. При совпадении во времени импульса на аноде индикаторной лампы с импульсом одного из катодных ключей загорается соответствующая цифра индикатора.

Счетные импульсы через синхронизator поступают на вход первой декады. В синхронизаторе счетные импульсы привязываются по фазе с каждым одиннадцатым импульсом ГЧ. Одновременно с приходом счетных импульсов открываются схемы совпаде-